其他 clash-lang
Haskell to VHDL/Verilog/SystemVerilog compiler
与 FPGA 生态相关的开源工程。
该项目主题覆盖 asic、fpga、hardware-description-language、haskell、systemverilog、verilog、vhdl 等方向。
本页为仓库信息自动同步页，每周随 GitHub 数据更新；深度评测与实测文章见下方同类项目。
仓库标签
同类项目