fpga.love
EN App
知识库›Vivado 报错词典›Xst 203

ERROR: [Xst 203]

Xst:2035 端口非法连接错误

综合 Synth 社区未闭环 XPS 13.1 / Nexys2

一句话结论:时钟信号经全局时钟缓冲后不能再直接驱动其他组件

现象

系统时钟引脚被同时连接到输入缓冲和其他组件,XST 报非法连接

报错原文

Error:Xst:2035:Port <fpga_0_clk_1_sys_clk_pin> has illegal connections. This port is connected to an input buffer and other components.

根因

帖中未明确;回答2推测时钟向导默认插入全局时钟缓冲,导致该时钟不能再用于其他用途

可尝试的处理步骤

结论

时钟信号经全局时钟缓冲后不能再直接驱动其他组件

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHp6vSAC/errorxst2035port-fpga0clk1sysc…

同一工具下的相关错误码

MapLib 30 Spartan-6 LX9 MCB_DDR3Synth 8-6014 VHDL综合崩溃:APInt断言bitwidSynth 8-3332 Vivado 2022.1 综合移除被使用的Synth 8-690 升级到Vivado 2023.2后TPG IXst 528 ISE 14.7 中 OBUFE 驱动总线报Synth 8-448 1G/10G/25G以太网交换子系统IP综合
就这个报错继续问 AI → ← 返回 Vivado 报错词典