ERROR: [XSIM 43-4218]

如何屏蔽 XSIM 43-4218 报错

仿真 Sim / XSim 已闭环 Vivado 2022.2 / Windows10 Pro

现象

Vivado 2022.2 仿真时出现 XSIM 43-4218 报错，提示 SystemVerilog 的 struct 被用在 SV-VHDL 混合语言边界。

报错原文

ERROR: [XSIM 43-4218] The System Verilog datatype "struct" is used at the SV-VHDL mixed language boundary.

根因

帖中回复指出该报错是预期行为，目前不支持在 SV-VHDL 混合语言边界使用 struct 数据类型；Vivado 导入含 record 类型的 VHDL 包时可能将其视为 struct，但不允许作为端口使用。

可尝试的处理步骤

• 注释掉工程中唯一的 VHDL 模块 rgb2dvi 后仿真可运行
• 归档工程并上传复现用例供 AMD 分析

结论

该报错为当前版本预期限制，struct 暂不支持跨 SV-VHDL 边界。

同一工具下的相关错误码