Vivado 2022.2 仿真 NoC 时收到 SIGSEGV 信号
仿真 Sim / XSim 社区未闭环 Vivado 2022.2 / Versal / Linux Server
一句话结论：两个 NoC 实例共存时仿真崩溃，移除第二个实例可规避，根因待厂商复现确认
含两个 AXIS-NoC 实例的 Versal 设计行为仿真时 xelab 崩溃
ERROR: [XSIM 43-3316] Signal SIGSEGV received.
帖中未明确；用户排查发现移除第二个 NoC 实例后错误消失，怀疑一个 block design 中两个 NoC 实例无法仿真
两个 NoC 实例共存时仿真崩溃，移除第二个实例可规避，根因待厂商复现确认
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007YOGRnSAP/error-xsim-433316-signal-sigse…