VRFC 10-93：tx_usrapp 前缀下未声明 expect_finish_check
仿真 Sim / XSim 已闭环 Vivado 2013.4 / KC705 PCIe x4 Gen1 示例
一句话结论：在层次引用中补上 generate 块作用域 Sim_PCIe_Controller 后仿真通过
Vivado 2013.4 仿真编译 PCIe 测试平台时报层次引用未声明错误
[VRFC 10-93] expect_finish_check is not declared under prefix tx_usrapp
层次名不正确：实例 RP 外层还有 generate 块 Sim_PCIe_Controller，引用时缺少该作用域
在层次引用中补上 generate 块作用域 Sim_PCIe_Controller 后仿真通过
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpTBDSA2/vrfc-1093-expectfinishcheck-is…