SystemVerilog 报错：state 被无效的过程驱动组合驱动
仿真 Sim / XSim 已闭环 SystemVerilog 仿真
一句话结论：修正 case 末尾误赋值的变量名即可消除该报错。
仿真时出现 VRFC 10-3818，提示变量 state 被无效的过程驱动组合驱动。
SystemVerilog Error [VRFC 10-3818] variable 'state' is driven by invalid combination of procedural drivers
case 语句最后一行误写为 state = Idle;（应为 nextState = Idle;），导致 state 在 always_comb 和另一进程中都被赋值。
修正 case 末尾误赋值的变量名即可消除该报错。
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpM3pSAE/systemverilog-error-vrfc-10381…