ERROR: [VRFC 10-3778]

VRFC 10-3778：SmartConnect 单元缺少 top_name 泛型

仿真 Sim / XSim 社区未闭环 Vivado

现象

行为仿真时顶层泛型 top_name 被传给 SmartConnect 的 VHDL 单元，导致报错

报错原文

ERROR: [VRFC 10-3778] unit 'bd_48ac_psr_aclk_0' does not have a generic named 'top_name'

根因

帖中未明确；已提交变更请求，工厂正在调查

可尝试的处理步骤

• 仿真前按 IP 生成 bd OOC 输出产物，而非使用 global
• 仿真前执行 set_property synth_checkpoint_mode Hierarchical [get_files <path to bd file>/design_1.bd]
• 执行 reset_simulation -simset sim_1 -mode behavioral
• 仿真完成后执行 set_property synth_checkpoint_mode None [get_files <path to bd file>/design_1.bd] 恢复为 global

结论

顶层泛型被错误传给 SmartConnect，可用 OOC 检查点模式临时规避

同一工具下的相关错误码