fpga.love

EN App

知识库›Vivado 报错词典›VRFC 10-3290

ERROR: [VRFC 10-3290]

Vitis HLS 2020.2 中 FFT 协同仿真报错

仿真 Sim / XSim 已闭环 Vitis HLS 2020.2

一句话结论：补上 config_dataflow 设置（channel=fifo，fifo_depth=1）后协同仿真通过

现象

C 仿真与综合通过，但启动 C/RTL 协同仿真时报 VRFC/XSIM 错误并失败

报错原文

ERROR: [VRFC 10-3290] entity port 'direction' does not match with type std_logic of component port

根因

帖中未明确；最终发现是项目设置问题：General Configuration Settings 中缺少 config_dataflow 选项，channel 需设为 fifo 且 fifo_depth 需为 1

可尝试的处理步骤

在 General Configuration Settings 中设置 config_dataflow 选项，channel 设为 fifo，fifo_depth 设为 1

结论

补上 config_dataflow 设置（channel=fifo，fifo_depth=1）后协同仿真通过

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpPsQSAU/fft-cosimulation-error-in-viti…

同一工具下的相关错误码

Simtcl 6-50 仿真引擎启动失败：仿真意外关闭 COSIM 212-430 HLS dataflow 实现 FIFO 时 XSim 62 elaborate 步骤执行失败报 USF-VRFC 10-2063 仿真时找不到 v_demosaic 模块 COSIM 212-4 Vitis HLS 2022.2 协同仿真因 XSIM 43-3322 Vitis HLS 2020.2 中 FFT

就这个报错继续问 AI → ← 返回 Vivado 报错词典