fpga.love
EN App
知识库›Vivado 报错词典›VRFC 10-3107

ERROR: [VRFC 10-3107]

Vitis教程bottom_up_rtl_kernel示例构建失败

仿真 Sim / XSim 社区未闭环 Vitis 2023.1 / xilinx_u250_gen3x16_xdma_4_1_202210_1

一句话结论：构建失败原因帖中未明确，仅有环境询问

现象

构建示例时axi_clock_converter_sc.cpp报无匹配构造函数错误

报错原文

INFO: [VRFC 10-3107] analyzing entity 'pfm_top_psr_dma_pcie_aclk_0'

根因

帖中未明确

可尝试的处理步骤

结论

构建失败原因帖中未明确，仅有环境询问

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007MF3oNSAT/build-fails-for-vitistutorials…

同一工具下的相关错误码

Simtcl 6-50 仿真引擎启动失败：仿真意外关闭COSIM 212-430 HLS dataflow 实现 FIFO 时XSim 62 elaborate 步骤执行失败报 USF-VRFC 10-2063 仿真时找不到 v_demosaic 模块COSIM 212-4 Vitis HLS 2022.2 协同仿真因XSIM 43-3322 仿真启动失败：切片方向与索引子类型范围不一致
就这个报错继续问 AI → ← 返回 Vivado 报错词典