Vivado 2018.3 仿真报 VRFC 10-3006 需重新保存 IP 库
仿真 Sim / XSim 已闭环 Vivado 2018.3
一句话结论：升级 IP 并重新生成 output product 可解决该仿真报错
旧版工程换到 Vivado 2018.3 后仿真报错，提示 vdbl 需重新保存
ERROR: [VRFC 10-3006] 'D:/vivado2018/Vivado/2018.3/data/xsim/ip/c_shift_ram_v12_0_12/c_shift_ram_v12_0_12.vdbl' needs to be re-saved since 'xbip_utils_v3_0_9.xbip_utils_v3_0_9_pkg' changed
帖中未明确；回答推测不同版本 IP 会更新，Xsim 预编译 IP 库也随之不同
升级 IP 并重新生成 output product 可解决该仿真报错
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006nVf6xSAC/以前电脑都是用的vivado20174换成vivado201…