fpga.love
EN App
知识库›Vivado 报错词典›VRFC 10-1509

ERROR: [VRFC 10-1509]

xelab 将 std_logic_vector 字面量作为 generic 传递时精化失败

仿真 Sim / XSim 社区未闭环 Vivado 2018.1 / Vivado 2021.1

一句话结论:疑似 Vivado 隐藏 bug,启用 dummy.vhd 可绕过该错误

现象

行为仿真时通过 xelab 的 generic_top 传 std_logic_vector generic 报错

报错原文

ERROR: [VRFC 10-91] 'hA5 is not declared [<path to testbench>/testbench.vhd:5]

根因

帖中未明确

可尝试的处理步骤

结论

疑似 Vivado 隐藏 bug,启用 dummy.vhd 可绕过该错误

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006zWb12SAC/xelab-elaboration-fails-when-p…

同一工具下的相关错误码

Simtcl 6-50 仿真引擎启动失败:仿真意外关闭COSIM 212-430 HLS dataflow 实现 FIFO 时XSim 62 elaborate 步骤执行失败报 USF-VRFC 10-2063 仿真时找不到 v_demosaic 模块COSIM 212-4 Vitis HLS 2022.2 协同仿真因XSIM 43-3322 仿真启动失败:切片方向与索引子类型范围不一致
就这个报错继续问 AI → ← 返回 Vivado 报错词典