ERROR: [VRFC 10-1342]

Verilog 95/2K 模式下不允许根作用域声明

仿真 Sim / XSim 社区未闭环 Vivado Simulator

现象

综合正常，Vivado 仿真报错；Verilog Header 中在模块外使用 localparam

报错原文

ERROR: [VRFC 10-1342] root scope declaration is not allowed in verilog 95/2K mode

根因

帖中未明确；回答建议将参数与 include 放入 module 内部，或改用 System Verilog 编译

可尝试的处理步骤

• 将参数和 include 语句移到 module 声明内部，避免在模块外声明
• 将文件按 System Verilog 编译后检查问题是否仍存在

结论

根作用域声明需移入 module 内或改用 System Verilog 编译

同一工具下的相关错误码