ERROR: [VRFC 10-1221]

对存储器进行部分选择导致VRFC报错

仿真 Sim / XSim 社区未闭环 Vivado

现象

对reg数组aaa_def做部分选择赋值时报两条VRFC错误

报错原文

ERROR: [VRFC 10-1221] part-select of memory aaa_def is not allowed

根因

帖中未明确；回答指出aaa_def与aaa_table为reg数组（存储器），并给出参考链接

可尝试的处理步骤

• 参考回答中给出的stackoverflow链接：https://stackoverflow.com/questions/24402096/verilog-part-select-or-indexed-part-select-cannot-be-applied-to-memory

结论

存储器类型不支持部分选择，需参考链接中的方法处理

同一工具下的相关错误码