修改SystemVerilog包后出现VRFC 10-113需重新保存sdb
仿真 Sim / XSim 社区未闭环 Vivado 2017.2
一句话结论：修改sv包后需重新编译该包，避免引用过期库
命令行编译仿真后升级Vivado 2017.2，常报sdb需重新保存
ERROR: [VRFC 10-113] <path>.sdb needs to be re-saved since <sverilog_library>.<sverilog_package> changed
帖中未明确；回答推测修改已预编译的sv包后仍引用过期库会触发
修改sv包后需重新编译该包，避免引用过期库
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpfFwSAI/issue-saying-error-vrfc-10113-…