fpga.love

EN App

知识库›Vivado 报错词典›Vivado 12-4404

ERROR: [Vivado 12-4404]

Vitis-AI DPU TRD 自定义 DPU 设计 package_xo 失败

其它 Vivado 报错社区未闭环 Vivado 2021.1 / Vitis 2021.1 / ZCU104

一句话结论：建议按 Vitis-AI DPU TRD 的 Vitis flow 打包 DPU kernel

现象

ZCU104 自定义 DPU 设计用 package_xo 生成 .xo 失败，伴随多条警告

报错原文

WARNING: [Vivado 12-4404] The CPU emulation flow in v++ is only supported when using a packaged XO file that contains C-model files, none were found.

根因

帖中未明确

可尝试的处理步骤

执行 package_xo -verbose -xo_path ./dpu.xo -kernel_name DPUCZDX8G -ip_directory ../../../dpu_ip/DPUCZDX8G_v3_3_0

结论

建议按 Vitis-AI DPU TRD 的 Vitis flow 打包 DPU kernel

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006xSJWtSAO/packagexo-fails-for-custom-dpu…

同一工具下的相关错误码

Vivado 12-1411 Vitis 2020.2 中 LOC 约束无 Vivado 12-8222 Model Composer 与 Matla Vivado 12-8300 Vivado 2022.2 中 Video Vivado 12-1345 DRC 发现未约束逻辑端口导致 Bitgen Vivado 12-180 差分时钟输入时钟缓冲器时出现Place 30 Xicom 50-38 ILA 波形上传失败：数据损坏

就这个报错继续问 AI → ← 返回 Vivado 报错词典