fpga.love
EN App
知识库›Vivado 报错词典›Vivado 12-3761

ERROR: [Vivado 12-3761]

Video Frame Buffer IP 综合时报错

其它 Vivado 报错 社区未闭环 Vivado 2020.2 / Ubuntu 20.04 LTS

一句话结论:该报错原因帖中未确认,可先查 hls.log、确认 Vitis HLS 安装并清缓存

现象

用 Video Frame Buffer IP 替换 VDMA 后,综合时出现 Vivado 12-3761 错误

报错原文

[Vivado 12-3761] <path>.srcs/sources_1/bd/bd_design/ip/bd_design_v_frmbuf_rd_0_0/bd_design_v_frmbuf_rd_0_0.xci: Synthesis target needs to be generated before calling compile_c.

根因

帖中未明确

可尝试的处理步骤

结论

该报错原因帖中未确认,可先查 hls.log、确认 Vitis HLS 安装并清缓存

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006ihQP2SAM/video-frame-buffer-error-durin…

同一工具下的相关错误码

Vivado 12-1411 Vitis 2020.2 中 LOC 约束无Vivado 12-8222 Model Composer 与 MatlaVivado 12-8300 Vivado 2022.2 中 Video Vivado 12-1345 ZCU102移植到ZCU106后DRC未布线Vivado 12-180 差分时钟输入时钟缓冲器时出现Place 30Xicom 50-38 修改后bitfile经JTAG编程报hw_s
就这个报错继续问 AI → ← 返回 Vivado 报错词典