fpga.love

EN App

知识库›Vivado 报错词典›Vivado 12-3670

ERROR: [Vivado 12-3670]

RTL Kernel Wizard 打开示例设计时报错

其它 Vivado 报错社区未闭环 Ubuntu 18.04 / Vitis unified 2020.2

一句话结论：帖中未给出根因与解决办法

现象

用 RTL kernel wizard 创建 RTL kernel 后打开 IP 示例设计时报错

报错原文

[xilinx.com:ip:rtl_kernel_wizard:1.0-101] Failed to execute vitis_hls to create control_registers: "child process exited abnormally"

根因

帖中未明确

可尝试的处理步骤

帖中未给出明确操作步骤

结论

帖中未给出根因与解决办法

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000073FkxpSAC/xilinxcomiprtlkernelwizard1010…

同一工具下的相关错误码

Vivado 12-1411 Vitis 2020.2 中 LOC 约束无 Vivado 12-8222 Model Composer 与 Matla Vivado 12-8300 Vivado 2022.2 中 Video Vivado 12-1345 ZCU102移植到ZCU106后DRC未布线 Vivado 12-180 差分时钟输入时钟缓冲器时出现Place 30 Xicom 50-38 ILA 波形上传失败：数据损坏

就这个报错继续问 AI → ← 返回 Vivado 报错词典