fpga.love
EN App
知识库›Vivado 报错词典›Vivado 12-2146

ERROR: [Vivado 12-2146]

Vivado 无法编译 QuestaSim IP 仿真库

其它 Vivado 报错 社区未闭环 Vivado 2023.1 / QuestaSim 2021.1、2024.1

一句话结论:需核对 QuestaSim 兼容版本并检查 modelsim.ini 相关配置。

现象

重装 Vivado 2023.1 与 Vitis 后,重新编译 QuestaSim IP 仿真库时报错。

报错原文

ERROR: [Vivado 12-2146] Failed to update the setup file(s) for simulator questasim. Library verilog.

根因

帖中未明确;回答推测可能与 modelsim.ini 权限、MODELSIM 环境变量、编译目录或 compile_simlib 命令有关。

可尝试的处理步骤

结论

需核对 QuestaSim 兼容版本并检查 modelsim.ini 相关配置。

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000p8moVKAQ/vivado-cannot-compile-the-ques…

同一工具下的相关错误码

Vivado 12-1411 Vitis 2020.2 中 LOC 约束无Vivado 12-8222 Model Composer 与 MatlaVivado 12-8300 Vivado 2022.2 中 Video Vivado 12-1345 ZCU102移植到ZCU106后DRC未布线Vivado 12-180 差分时钟输入时钟缓冲器时出现Place 30Xicom 50-38 修改后bitfile经JTAG编程报hw_s
就这个报错继续问 AI → ← 返回 Vivado 报错词典