fpga.love
EN App
知识库›Vivado 报错词典›Vivado 12-1387

ERROR: [Vivado 12-1387]

DRC 23-20 UCIO-1 未约束逻辑端口报错

其它 Vivado 报错 社区未闭环 Vivado / Artix7

一句话结论:疑似约束因端口匹配为空而未生效,需核查端口名与 LOC

现象

布线 Artix7 时 279 个逻辑端口中 2 个无 LOC 约束,无法生成比特流

报错原文

ERROR: [DRC 23-20] Rule violation (UCIO-1) Unconstrained Logical Port - 2 out of 279 logical ports have no user assigned specific location constraint (LOC).

根因

帖中未明确;回答推测约束未生效,因 get_ports 返回为空(如 m_aclk 无匹配端口)

可尝试的处理步骤

结论

疑似约束因端口匹配为空而未生效,需核查端口名与 LOC

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpeAhSAI/error-drc-2320-rule-violation-…

同一工具下的相关错误码

Vivado 12-1411 Vitis 2020.2 中 LOC 约束无Vivado 12-8222 Model Composer 与 MatlaVivado 12-8300 Vivado 2022.2 中 Video Vivado 12-1345 ZCU102移植到ZCU106后DRC未布线Vivado 12-180 差分时钟输入时钟缓冲器时出现Place 30Xicom 50-38 ILA 波形上传失败:数据损坏
就这个报错继续问 AI → ← 返回 Vivado 报错词典