导入的 RISC V VHDL 文件在工程中存在但综合时缺失，报错 Synth 8-998
综合 Synth 社区未闭环 Vivado
一句话结论：文件在工程中可见但综合缺失，分配库后仍报 Synth 8-998，根因未确定
工程浏览器中可见并可编辑 VHDL 文件，但综合时找不到 regXb 寄存器文件，文件呈灰色显示
帖中未明确；用户曾怀疑文件未分配库，分配库 RISCV 并添加 library/use 语句后仍报同样错误
文件在工程中可见但综合缺失，分配库后仍报 Synth 8-998，根因未确定
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpLxFSAU/imported-risc-v-vhdl-files-are…