Synth 8-685：变量不能用于输出端口连接
综合 Synth 社区未闭环 原帖未注明器件/版本
一句话结论：输出端口连接应使用 signal/wire 类型信号，不能使用变量
综合时报错，提示变量 digit 不应出现在输出端口连接中
[Synth 8-685] variable 'digit' should not be used in output port connection
帖中未明确；回答指出端口应连接 signal（VHDL）或 wire/register（Verilog），实例化子模块时端口应使用 wire 类型信号而非 register 类型
输出端口连接应使用 signal/wire 类型信号，不能使用变量
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005WcUewSAF/synth-8685-variable-digit-shou…