在 FPGA_Top.sv 中例化 BD 时出现 Synth 8-8909 和 Synth 8-34 错误
综合 Synth 社区未闭环 Alveo U55C / Vivado
一句话结论:缺少错误文件第 50 行附近的源与目标信息,无法确定根因
在 Alveo U55C 设计中,将 CMS IP 示例 BD 导出为 TCL 并生成 HDL wrapper 后,在 FPGA_Top.sv 中例化该 wrapper 时综合报错
ERROR: [Synth 8-8909] and ERROR: [Synth 8-34]
帖中未明确;回答者指出缺少错误文件第 50 行附近的源与目标信息,无法判断具体原因
缺少错误文件第 50 行附近的源与目标信息,无法确定根因
本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007auiRnSAI/instantiating-bd-in-fpgatopsv-…