综合报错：循环条件不收敛
综合 Synth 社区未闭环 Vivado
一句话结论：循环边界须为静态值，delay_cycles 不能直接作循环上限
行为仿真通过，综合失败并报循环条件不收敛
[Synth 8-3380] loop condition does not converge after 2000 iterations
for 循环边界取自输入端口 delay_cycles，该值在综合（elaboration）时不是静态值，综合工具无法解析循环
循环边界须为静态值，delay_cycles 不能直接作循环上限
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007dIApQSAW/i-need-to-design-a-delay-modul…