Vivado 2017.2 综合失败并报 TclStackFree 错误
综合 Synth 已闭环 Vivado 2017.2 / Windows 10
一句话结论:经大量 lint 和修改代码后问题消失,原因仍未知
综合在编码 FSM 后出现断言错误,综合被取消
Unexpected Assertion error in File r:/builds/2017.2/continuous/2017_06_06_1901688/src/shared/synth/rtx/syn/gen/HARTGRamGen.cxx Line 1652
帖中未明确
经大量 lint 和修改代码后问题消失,原因仍未知
本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpdWFSAY/synthesis-fails-in-vivado-2017…