fpga.love
EN App
知识库›Vivado 报错词典›Synth 8-3354

ERROR: [Synth 8-3354]

Vivado 2017.2 综合失败并报 TclStackFree 错误

综合 Synth 已闭环 Vivado 2017.2 / Windows 10

一句话结论:经大量 lint 和修改代码后问题消失,原因仍未知

现象

综合在编码 FSM 后出现断言错误,综合被取消

报错原文

Unexpected Assertion error in File r:/builds/2017.2/continuous/2017_06_06_1901688/src/shared/synth/rtx/syn/gen/HARTGRamGen.cxx Line 1652

根因

帖中未明确

可尝试的处理步骤

结论

经大量 lint 和修改代码后问题消失,原因仍未知

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpdWFSAY/synthesis-fails-in-vivado-2017…

同一工具下的相关错误码

MapLib 30 Spartan-6 LX9 MCB_DDR3Synth 8-6014 VHDL综合崩溃:APInt断言bitwidSynth 8-3332 Vivado 2022.1 综合移除被使用的Synth 8-690 升级到Vivado 2023.2后TPG IXst 528 ISE 14.7 中 OBUFE 驱动总线报Synth 8-448 1G/10G/25G以太网交换子系统IP综合
就这个报错继续问 AI → ← 返回 Vivado 报错词典