Vivado 综合报推断锁存器 Synth 8-327
综合 Synth 社区未闭环 Vivado
一句话结论：组合进程分支未覆盖全部赋值且无时钟沿，导致推断锁存器
综合时对变量 streamBufData_reg 报推断锁存器错误
[Synth 8-327] inferring latch for variable 'streamBufData_reg'
帖中未明确；回答指出进程无时钟沿语句，且信号未在所有 if/else 分支中赋值，工具只能假定保持原值，故推断为锁存器而非寄存器
组合进程分支未覆盖全部赋值且无时钟沿，导致推断锁存器
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005kM5AUSA0/when-synthesizing-the-code-bel…