综合阶段能否提前报错资源超限
综合 Synth 社区未闭环 Vivado
一句话结论:无法在综合阶段提前判定放不下,只能靠资源上限约束间接失败
设计资源远超目标器件,希望综合阶段即失败
帖中未明确;回答称综合后无法预知布局布线是否放得下
无法在综合阶段提前判定放不下,只能靠资源上限约束间接失败
本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000nnRsbKAE/is-there-some-option-in-vivado…