fpga.love
EN App
知识库›Vivado 报错词典›Synth 8-32

ERROR: [Synth 8-32]

综合阶段能否提前报错资源超限

综合 Synth 社区未闭环 Vivado

一句话结论:无法在综合阶段提前判定放不下,只能靠资源上限约束间接失败

现象

设计资源远超目标器件,希望综合阶段即失败

根因

帖中未明确;回答称综合后无法预知布局布线是否放得下

可尝试的处理步骤

结论

无法在综合阶段提前判定放不下,只能靠资源上限约束间接失败

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000nnRsbKAE/is-there-some-option-in-vivado…

同一工具下的相关错误码

MapLib 30 Spartan-6 LX9 MCB_DDR3Synth 8-6014 VHDL综合崩溃:APInt断言bitwidSynth 8-3332 Vivado 2022.1 综合移除被使用的Synth 8-690 升级到Vivado 2023.2后TPG IXst 528 ISE 14.7 中 OBUFE 驱动总线报Synth 8-448 综合报错:命名端口连接不存在
就这个报错继续问 AI → ← 返回 Vivado 报错词典