Vivado 2019.2 递归 bug：非法的模块递归
综合 Synth 已闭环 Vivado 2019.2
一句话结论：已提交 CR，将在后续版本修复
相同语句仅顺序不同，一份可综合，另一份报递归错误
ERROR: [Synth 8-316] illegal module recursion detected
帖中未明确，用户推测 Vivado 2019.2 处理递归时受 SystemVerilog 语句顺序影响
已提交 CR，将在后续版本修复
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQUNSA2/vivado-20192-recursion-bug-err…