ERROR: [Synth 8-256]

VHDL综合崩溃：APInt断言bitwidth too small

综合 Synth 社区未闭环 Vivado 2022.2 / Ubuntu 20.04.5 LTS

现象

两个VHDL模块综合时崩溃，仿真正常，日志显示综合已完成

报错原文

Synth Abnormal program termination (6) - llvm/ADT/APInt.h:238: llvm::APInt::APInt(unsigned int, uint64_t, bool): Assertion `BitWidth && "bitwidth too small"' failed.

根因

帖中未明确；回答者定位到to_signed范围检查缺失及1位signed取模崩溃两个综合bug

可尝试的处理步骤

• 将设计裁剪为最小示例以定位问题
• 测试to_signed(val, length)在常量或generic值超出目标长度时的行为
• 测试1位signed的mod运算

结论

疑似综合器对to_signed越界和1位signed取模处理缺陷导致崩溃

同一工具下的相关错误码