HLS高effort绑定生成不可综合的VHDL代码
综合 Synth 社区未闭环 Vivado HLS 2018.3 / Vivado 2018.3
一句话结论：config_bind -effort=high生成的代码不可综合，medium下无此问题
config_bind -effort=high时HLS生成的VHDL代码在Vivado 2018.3中综合报错
[Synth 8-1753] cannot index the result of a type conversion
帖中未明确
config_bind -effort=high生成的代码不可综合，medium下无此问题
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpLOmSAM/error-synth-81753-cannot-index…