Vivado 综合报 Synth 8-11084 与 SystemVerilog LRM 矛盾
综合 Synth 已闭环 Vivado 2023.2
一句话结论：按回答去掉 default 行多余花括号即可规避该报错
数组赋值模式中混用索引记法与 default 记法被综合报错
ERROR: [Synth 8-11084] positional notation should not be mixed with other types of notation [.../example.sv:123]
帖中未明确；提问者认为该写法符合 SystemVerilog 1800-2017 第 10.9.1 节，回答者则指出 default 行多了一层花括号
按回答去掉 default 行多余花括号即可规避该报错
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001Hig2EKAR/invalid-synth-811084-error-con…