fpga.love
EN App
知识库›AMD 社区问答速查›U55N 上 XDMA 子系统出现大量 Critical Warning 怎么办

U55N 上 XDMA 子系统出现大量 Critical Warning 怎么办？

Vivado 报错与许可已闭环原帖 9 个回答 · 444 次浏览|器件：Vivado 2022.2 / Alveo U55N

一句话结论：补上参考时钟频率约束后告警消失

现象

出现大量“clock pins not being reached by a timing clock”Critical Warning

根因

缺少对 XDMA 参考时钟输入的频率约束

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006rWo3USAS/xdma-subsystem-on-the-alveo-u55n-many-critical-w

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：XDMA · Alveo U55N · timing constraint · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查