fpga.love
EN App
知识库›AMD 社区问答速查›XDMA桥接从设备在部分比特流中AXI4-Lite读写异常

XDMA桥接从设备在部分比特流中AXI4-Lite读写异常

DMA 传输社区未闭环原帖 9 个回答 · 234 次浏览|器件:Virtex Ultrascale+ VU9P / XDMA PCIe 3.0 x8 / AXI Smartconnect(错误码:DECERR)

一句话结论:问题根因未确定,仅记录现象与观察手段

现象

微小改动重建后部分从设备无法经Smartconnect读写,出现DECERR或无RVALID

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U000090S4KKSA0/xdma-bridge-slaves-are-readwritable-over-axi4lit

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决?Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b?

相关标签:XDMA · AXI4-Lite · Smartconnect · DECERR

就这个问题继续问 AI → ← 返回 AMD 社区问答速查