Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 293 次浏览|器件:xczu4ev-sfvc784-1-i / Vivado 2019.2 / MIPI DSI IP v2.0
一句话结论:建议参考PG238示例计算参数,但提问者配置后仍出现tready拉低问题,帖中未给出结论
按自设参数配置后s_axis_tready信号运行一段时间被拉低
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008gM8SGSA0/%E5%99%A8%E4%BB%B6xczu4evvivado20192mipi-lcd1280
相关标签:MIPI DSI · Zynq UltraScale+ · Vivado · PG238
就这个问题继续问 AI → ← 返回 AMD 社区问答速查