fpga.love
EN App
知识库›AMD 社区问答速查›MIPI DSI TX仿真0x2c第7位不拉高原因

MIPI DSI TX仿真0x2c第7位不拉高原因

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 263 次浏览|器件：XCZU4EV_SFVC784-1-I / Vivado 2019.2 / MIPI DSI TX Subsystem

一句话结论：需置Command Mode位并考虑升级Vivado，根因未确认

现象

仿真读0x2c为32'h00000260，bit7 Ready for long packet始终不拉高

根因

帖中未明确；回答建议将Core配置寄存器bit[3] Command Mode置1，并指出旧版本High Speed SelectIO存在已知问题

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008YpPv1SAF/%E5%99%A8%E4%BB%B6%E7%B1%BB%E5%9E%8Bxczu4evsfvc7

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI DSI TX · Vivado · Zynq UltraScale+ · Command Mode

就这个问题继续问 AI → ← 返回 AMD 社区问答速查