电源与散热社区未闭环原帖 9 个回答 · 513 次浏览|器件：XC2C64A-7VQG100
一句话结论：缩短VCCIO相对VCCINT的上电延迟后，输出恢复为预期低电平
上电后CPLD的PIN 76输出高电平，而非预期的低电平
帖中未明确；仅提及UG445说明电源时序可能使CPLD功能不同，VCCIO先于VCCINT上电时I/O可能出现毛刺
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpL4QSAU/xc2c64a7vqg100-output-impacted-by-vccio-and-vcci
相关标签：CoolRunner-II · power sequencing · VCCIO · VCCINT
就这个问题继续问 AI → ← 返回 AMD 社区问答速查