fpga.love
EN App
知识库›AMD 社区问答速查›VCU118上SGMII GTREF_CLK能否分配到PHY时钟引脚?

VCU118上SGMII GTREF_CLK能否分配到PHY时钟引脚?

以太网与网络已闭环原帖 9 个回答 · 495 次浏览|器件:VCU118 / Vivado(错误码:DRC UCIO-1)

一句话结论:AT22/AU22不能作为GTY REFCLK,需改用正确的GTY参考时钟引脚

现象

Vivado报DRC UCIO-1,2个逻辑端口未分配LOC约束

根因

AT22/AU22并非GTY REFCLK引脚,而是HP bank 64的QBC引脚,不能为GTY提供REFCLK

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007HkmAASAZ/why-cannot-i-assign-sgmii-gtrefclk-ports-to-ethe

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [DRC UCIO-1]
Vivado 中 DRC UCIO-1 未约束逻辑端口报错

相关资料

Verdi调用10G Ethernet Subsystem IP报错未定义ZYNQ同时用USB0和USB1时USB1无法配置为gadget ethernetISE 14.7虚拟机启动报Host-Only网卡错误

相关标签:VCU118 · SGMII · GTREFCLK · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查