fpga.love
EN App
知识库›AMD 社区问答速查›ZCU670 在 SRX 无数据且 FIFO drain 失败怎么办？

ZCU670 在 SRX 无数据且 FIFO drain 失败怎么办？

板卡上电与硬件社区未闭环原帖 9 个回答 · 519 次浏览|器件：ZCU670 / XM655 RF card / MatLab

一句话结论：问题未解决，需更多细节并尝试改用本地参考时钟

现象

SRX 无数据捕获信息，MatLab 显示 FIFO drain failed

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005hVBzkSAG/what-is-the-problem-of-zcu670-evaluation-board-i

相关资料

Vivado 找不到 basys3 板卡定义如何解决？Vivado 2021.2 为何不支持 Spartan-3？Zynq UltraScale+ MPSoC 自定义板 QSPI 启动卡在 ATF 输出

相关标签：ZCU670 · XM655 · RFSoC · FIFO

就这个问题继续问 AI → ← 返回 AMD 社区问答速查