fpga.love
EN App
知识库›AMD 社区问答速查›Zynq RFSoC上电配置40ms后停止，接JTAG才完成

Zynq RFSoC上电配置40ms后停止，接JTAG才完成

JTAG 与下载器已闭环原帖 9 个回答 · 425 次浏览|器件：Zynq RFSoC / Micron MT25QU02GCBB8E12-0SIT / Vivado 2022.1 / Vitis

一句话结论：FSBL stdout改为None后，不接JTAG也能正常配置

现象

上电后CCLK运行约40ms即停止，INIT_B和DONE保持低电平，接JTAG或XSCT执行connect后配置完成

根因

FSBL的stdout默认设为Coresight，启动时向不存在的通道输出消息而卡住，导致配置停滞

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006X2o9PSAR/we-have-a-zynq-rfsoc-design-with-single-qspi-con

相关资料

Vitis串口Hello World无法在Teraterm显示Spartan-6 能否不用 JTAG 直接配置 XCF32P PROM？WSL 下 JTAG 运行报段错误如何解决？

相关标签：Zynq RFSoC · FSBL · QSPI · Boot Configuration

就这个问题继续问 AI → ← 返回 AMD 社区问答速查