fpga.love
EN App
知识库›AMD 社区问答速查›Vivado时序分析中pwm_out出现建立时间违例

Vivado时序分析中pwm_out出现建立时间违例

Vivado 报错与许可社区未闭环原帖 7 个回答 · 363 次浏览|器件:Vivado

一句话结论:帖中未给出结论,仅建议提供背景和设计文件

现象

pwm_out_reg/C到pwm_out存在-2.258 ns的建立时间违例

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0WghSAF/vivado-error-in-timming-analysis

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · timing analysis · setup violation · XDC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查