fpga.love
EN App
知识库›AMD 社区问答速查›BSCANE2 的 TCK 时钟约束导致 Vivado 综合崩溃

BSCANE2 的 TCK 时钟约束导致 Vivado 综合崩溃

Vivado 报错与许可已闭环原帖 9 个回答 · 631 次浏览|器件:Vivado 2020.1 / VC7(错误码:An unexpected error has occurred (7))

一句话结论:把 TCK 约束移入仅实现阶段使用的 XDC 后实现正常且无未约束路径

现象

综合在 Start Timing Optimization 后崩溃;移除约束后综合通过但 TCK 相关路径为 no_clock 或未约束

根因

帖中未明确;将 TCK 的 create_clock 约束放入新 XDC 并设为仅 implementation 使用可规避

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006ljUK1SAM/vivado-crashes-with-bscane2-constraints

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:BSCANE2 · create_clock · Vivado · XDC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查