fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2018.2 IPI打包未包含Verilog头文件

Vivado 2018.2 IPI打包未包含Verilog头文件

Block Design 与 IP Integrator已闭环原帖 6 个回答 · 481 次浏览|器件：Vivado 2018.2 / Zynq

一句话结论：2017.4之后需把.h改为.vh才能被IPI正确打包

现象

2017.4正常的build.tcl在2018.2中IPI不打包自定义IP依赖的头文件

根因

Vivado 2018.2将.h识别为C头文件，Verilog头文件需用.vh扩展名，故含.h时IPI打包失败

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpiSkSAI/vivado-20182-ipi-packager-fails-to-include-files

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · IPI · Verilog · packaging

就这个问题继续问 AI → ← 返回 AMD 社区问答速查