fpga.love

EN App

知识库›AMD 社区问答速查›Vivado 2015.4 中 Verilog 头文件宏定义触发 Critica

Vivado 2015.4 中 Verilog 头文件宏定义触发 Critical Warning

Vivado 报错与许可社区未闭环原帖 9 个回答 · 575 次浏览|器件：Vivado 2015.4 / Vivado 2015.2（错误码：HDL 9-870, HDL 9-281）

一句话结论：警告原因未确定，帖中建议检查文件属性并设置 Global_Include 属性

现象

升级到 Vivado 2015.4 后出现宏未定义和无法打开 include 文件的 Critical Warning，但综合仍能通过

根因

帖中未明确

可尝试的处理步骤

确认 Verilog header 文件是否位于 non-module files 下且图标为绿色
检查该文件的属性
在 Verilog header 文件上设置 Global_Include 属性，观察警告是否仍出现
参考 AR#51164 了解在 Vivado 中定义 Verilog 宏的方法

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpYnTSAU/vivado-20154-macro-defined-in-verilog-header-fil

相关资料

route_design报10734信号拥塞未布通怎么办 Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · Verilog · Macro · Critical Warning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查