fpga.love

EN App

知识库›AMD 社区问答速查›已定义引脚仍报未约束逻辑端口警告

已定义引脚仍报未约束逻辑端口警告

Vivado 报错与许可社区未闭环原帖 9 个回答 · 774 次浏览|器件：Vivado 2022.1 / xc7z030sbg485-1（错误码：UCIO-1）

一句话结论：约束未生效，端口被分到 C6，根因待分析 opt.dcp

现象

XDC 中已约束 RGMII_0_rxc 到 C3，仍报 UCIO-1 未约束逻辑端口，实现后该端口被分配到 C6

根因

帖中未明确；实现后端口被分配到 C6 而非 C3，重新约束 C3 时报 BUFIO 无法放置在 TIEOFF 站点

可尝试的处理步骤

打开 implemented design
在 TCL CONSOLE 执行 get_property PACKAGE_PIN [get_ports RGMII_0_rxc] 和 get_property IOSTANDARD [get_ports RGMII_0_rxc]
打开 opt.dcp，执行 set_property PACKAGE_PIN C3 [get_ports RGMII_0_rxc]、set_property IOSTANDARD LVCMOS18 [get_ports RGMII_0_rxc]、place_design 后再查询属性

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000064aBYKSA2/unconstrained-logic-port-critical-warning-on-def

相关资料

route_design报10734信号拥塞未布通怎么办 Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · UCIO-1 · XDC · PACKAGE_PIN

就这个问题继续问 AI → ← 返回 AMD 社区问答速查