fpga.love
EN App
知识库›AMD 社区问答速查›AXI_PCIE_bridge读DDR_MIG数据恒为0xFFFFFFFF且系统

AXI_PCIE_bridge读DDR_MIG数据恒为0xFFFFFFFF且系统挂起

PCIe / XDMA社区未闭环原帖 9 个回答 · 433 次浏览|器件：Vivado 2016.2 / xcvu440 / AXI_PCIE_bridge / AXI_Interconnect / ddr4_MIG

一句话结论：读写通路经AXI_Interconnect拼接后读失败，根因未确定

现象

写DDR正常，读地址恒为0，读数据恒为0xFFFFFFFF，多次读后系统挂起需断电重启

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpbl3SAA/unable-to-read-data-from-ddrmig-xcvu440-using-ax

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：AXI_PCIE_bridge · DDR4_MIG · AXI_Interconnect · UltraScale

就这个问题继续问 AI → ← 返回 AMD 社区问答速查