fpga.love
EN App
知识库›AMD 社区问答速查›Artix-7 CFGMCLK分频产生strobe时LUT在时钟树告警

Artix-7 CFGMCLK分频产生strobe时LUT在时钟树告警

Vivado 报错与许可社区未闭环原帖 9 个回答 · 643 次浏览|器件：Artix-7 / Vivado

一句话结论：建议用BUFG+BUFGCE及对应时钟约束替代LUT分频

现象

分频CFGMCLK时出现LUT在时钟树的critical warning

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006cpdF5SAI/trying-to-divide-down-the-cfgmclk-on-artix7-devi

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：CFGMCLK · BUFGCE · create_generated_clock · Artix-7

就这个问题继续问 AI → ← 返回 AMD 社区问答速查