以太网与网络社区未闭环原帖 9 个回答 · 1.63K 次浏览|器件：xc7vx690tffg1761-2 / Vivado 2020.2（错误码：DRC PLIDC-3）
一句话结论：需保证每个Bank仅一个IDELAYCTRL且IODELAY_GROUP命名与分配正确
综合报错IDELAYCTRL同组RST信号不同，添加IODELAY_GROUP约束后仍报错
帖中未明确；回答指出IODELAY_GROUP命名不一致、get_cells无返回值、grp4被分配两个IDELAYCTRL，且每个Bank只能有一个IDELAYCTRL
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000073873mSAA/%E4%BE%8B%E5%8C%96%E5%A4%9A%E4%B8%AA-trimodeethe
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：IDELAYCTRL · IODELAY_GROUP · tri_mode_ethernet · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查