fpga.love
EN App
知识库›AMD 社区问答速查›set_max_delay -datapath_only 约束下出现 TIMIN

set_max_delay -datapath_only 约束下出现 TIMING-6 至 TIMING-8 严重警告

Vivado 报错与许可社区未闭环原帖 9 个回答 · 649 次浏览|器件:Vivado(错误码:TIMING-6, TIMING-7, TIMING-8)

一句话结论:CDC 报告定位到问题网络,疑似在 IP 内且与网络类型相关,可能可安全忽略。

现象

设计时序无 slack/hold 错误,但 methodology 与 clock interaction 报告对单个跨时钟域给出 timed but unsafe 严重警告,反方向正常。

根因

帖中未明确;回答推测 set_max_delay -datapath_only 将 hold 分析标为 false path 导致 unsafe 警告,或约束未覆盖全部路径。

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007nXhJkSAK/timing6-through-timing8-critical-warnings-appear

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · CDC · set_max_delay · timing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查