DMA 传输已闭环原帖 9 个回答 · 190 次浏览|器件：Vivado 2024.2 / XDMA（错误码：XSIM 43-3138, XSIM 43-4615）
一句话结论：改用Verilog目标语言并仅启用PIPE仿真后仿真通过
用defparam设置EXT_PIPE_SIM时报XSIM跨语言层次名不支持错误
目标语言为VHDL时该核不支持PIPE模式仿真，Verilog对VHDL层次引用支持有限
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001LwxSvKAJ/there-is-a-item-xdma-pipe-simulation-not-working
相关标签：XDMA · PIPE simulation · Vivado · XSIM
就这个问题继续问 AI → ← 返回 AMD 社区问答速查