fpga.love
EN App
知识库›AMD 社区问答速查›7系列IBERT示例设计综合时出现Critical Warning

7系列IBERT示例设计综合时出现Critical Warning

Vivado 报错与许可已闭环原帖 9 个回答 · 509 次浏览|器件:Vivado 2014.4 / 7 series IBERT(错误码:Vivado 12-180, Common 17-55)

一句话结论:该Critical Warning可忽略,设计在硬件上工作正常

现象

综合实现时报[Vivado 12-180]无单元匹配MMCM及[Common 17-55]set_property缺少对象

根因

选用外部系统时钟时示例设计未实例化MMCM,但.xdc中仍保留针对该MMCM的约束

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpsNlSAI/synthesis-critical-warnings-on-7-series-ibert-ex

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:IBERT · Vivado · XDC · CriticalWarning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查