fpga.love
EN App
知识库›AMD 社区问答速查›综合与实现均报TXOUTCLK时钟覆盖严重警告如何解决

综合与实现均报TXOUTCLK时钟覆盖严重警告如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 312 次浏览|器件:US+ / QDMA PCIe4C IP / GT(错误码:Constraints 18-1056)

一句话结论:帖中仅指出TXOUTCLK上创建的时钟与自动派生时钟冲突,未给出解决操作

现象

综合和实现均出现Constraints 18-1056严重警告,TXOUTCLK时钟被完全覆盖

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008OWmnISAT/synthesis-and-implementation-both-have-the-criti

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:TXOUTCLK · create_clock · GT · critical_warning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查